特征
一个差分（LVPECL、LVDS、HCSL或CML）输入对分配给两个LVPECL输出对
将任何单端输入信号转换为3.3 V LVPECL电平，在输入端有电阻偏置
ω20 ps最大输出到输出偏斜
ω480 ps最大传播延迟
7.0.15PS最大加性RMS相位抖动在156.25 MHz（12 kHz至20 MHz偏移）
高达1.5GHz的操作
8针SOIC或8针TSSOP封装
2.5-V或3.3-V工作电压[1]
商业和工业运行温度范围
逻辑框图
CY2DP1502型
1： 2 LVPECL扇出缓冲区
功能描述
CY2DP1502是一种超低噪声、低偏斜、低传输延迟1:2的LVPECL扇形输出缓冲器，旨在满足高速时钟分布应用的要求。该器件具有全差分内部结构，优化后可在高达1.5ghz的工作频率下实现低附加抖动和低偏斜。
应用程序信息
CY2DP1502可以通过偏置互补输入时钟（INx）与单端CMOS输入一起使用。差分输入对的“真”输入引脚（INx）可由单端CMOS输入信号馈送。同一差分输入对的“互补”输入引脚（INx#）可以用Vref偏置。
图9显示了可用于向CY2DP1502提供单端CMOS输入的示意图。
基准电压Vref=VDD/2由偏置电阻器R1、R2和电容器C0产生。该偏置电路应尽可能靠近输入引脚。可能需要调整R1和R2的比率，以将Vref定位在输入电压摆动的中心。例如，如果输入时钟摆幅为2.5 V，VDD=3.3 V，则Vref应为1.25 V，
CY25560SXC
CY25560SXCT
CY25560SXI
CY25560SXIT
CY25561SXC
CY25561SXCT
CY25562SXC
CY25562SXCT
CY25568SXC
CY25568SXCT
CY25701FLXCT
CY25701FLXIT
CY25811SXC
CY25811SXCT
CY25811SXI
CY25811SXIT
CY25812SXC
CY25812SXCT
CY25812ZXC
CY25812ZXCT
CY25814SXC
CY25814SXCT
CY25814SXI
CY25814SXIT
CY25823ZXC
CY25823ZXCT
CY26121KZXI-21
CY26121KZXI-21T
CY27020SXC
CY27020SXCT
CY2907FX8
CY2907FX8T
CY29352AXI
CY29352AXIT
CY29940AXC
CY29940AXCT
CY29940AXI
CY29940AXIT
CY29942AXC
CY29942AXCT
CY29942AXI
CY29942AXIT
CY29946AXC
CY29946AXCT
CY29946AXI
CY29946AXIT
CY29947AXI
CY29947AXIT
CY29948AXC
CY29948AXCT
CY29948AXI
CY29948AXIT
CY29972AXI
CY29972AXIT
CY2CC810OXI
CY2CC810OXI-1
CY2CC810OXI-1T
CY2CC810OXIT
CY2CC910OXI
CY2CC910OXIT
CY2CP1504ZXC
CY2CP1504ZXCT
CY2CP1504ZXI
CY2CP1504ZXIT
CY2DL1504ZXC
CY2DL1504ZXCT
CY2DL1504ZXI
CY2DL1504ZXIT