IDT70V28是一个高速64K x 16双端口静态RAM。IDT70V28被设计成一个独立的1024k位的通用端口RAM或32位或更多字系统的主/从双端口组合RAM。在32位或更宽的内存系统应用程序中使用IDT主/从双端口RAM方法，导致全速，无错误的操作，而不需要额外的离散逻辑。

他的设备提供了两个独立的端口与独立的控制地址，和IO引脚，允许独立，异步访问用于读取或写入内存中的任何位置。由芯片控制的自动断电特性使(CEo或CE1)允许每个端口的片上电路进入一个非常低的待机电源模式。使用IDT的CMOS高性能技术制作。这些设备通常只使用440mW的电力。IDT70V28封装在一个100脚的薄四脚扁平封装(TOFP)中。

功能描述IDT70V28提供两个端口与独立的控制，地址和I/O0引脚，允许独立访问读或写到内存中的任何位置。IDT70V28具有由CE控制的自动断电功能。CEo和CE1控制芯片上的断电电路，允许各自的端口进入待机模式时，没有选择(CE -HIGH)。当一个端口被启用，访问整个内存阵列是允许的中断如果用户选择中断函数，则为每个端口分配一个内存位置(邮箱或消息中心)。标志(INTⅡ)断言,当正确的端口写入内存位置.

同样地，当leff端口写入内存位置FFFF(十六进制)并且要清除中断标志(INTR)时，正确的端口中断flaq (INTR)被断言，正确的端口必须读取内存位置FFFF。消息(16位)在FFFE或FFFE是用户定义的，因为它是一个可寻址的SRAM位置。如果中断函数没有被使用，地址位置FFFE和FFFF不会被用作邮箱，bu作为随机访问内存的一部分。中断操作见真值表IV。