FPGA核心包含了大量的通用功能。每个通用可配置为一个三输入逻辑功能，一个d触发器(有或没有使能)，或通过编程适当的闪光开关互连锁存器。ProASIC3核心磁贴的多功能性可以作为三输入查找表(LUT)或作为d触发器/锁存器，使之能够有效利用FPGA结构。这种多用途的能力是第三代体系结构flash fpga的Microsemi ProASIC家族所特有的。通用性与路由层次结构的四个层次中的任何一个相连接。闪存开关分布在整个设备中，以提供非易失性、可重新配置的互连编程。几乎任何设计都可以实现最大的核心利用率

先进的架构专有的ProASIC3体系结构提供了与标准单元asic相当的粒度。ProASIC3设备由5个不同的可编程的架构特性组成(图1-1和图1-2在第1-4页):FPGA 多功能专用闪存专用存储器/ FIFO memoryt广泛的CcCs和PLIst高级签证官结构

闪光的优点降低拥有成本对设计者来说，优点不仅仅是单位成本低、性能好和易于使用。与基于sram的fpga不同，基于闪存的ProASIC3设备允许所有功能瞬间开启:不需要外部启动PROM。车载安全机制可以防止对所有编程信息的访问，并可以对FPGA逻辑进行安全远程更新。设计人员可以执行安全的远程系统内重编程，以支持未来的desian迭代和现场升级，有信心宝贵的知识产权(IP)不会受到损害或复制。

安全的ISP可以使用行业标准的AES算法来执行。ProASIC3系列设备架构减少了在更高的用户容量下对ASIC迁移的需求。这使得ProASIC3系列成为一个具有成本效益的ASIC替代解决方案。特别适用于消费者。网络通信、计算和航空电子市场。安全非易失性、基于闪存的ProASIC3设备不需要启动PROM，因此不存在可轻易复制的外部位流。ProASIC3器件结合了FlashLock，它提供了可重编程性和设计安全性的独特组合，没有外部开销，只有具有非易失性flash编程的FPGA可以提供的优势ProASIC3器件利用128位闪存锁和单独的AES密钥，为FPGA行业的知识产权和配置数据提供最高级别的保护。

此外，ProASIC3设备中的所有FlashROM数据都可以在加载之前加密，使用业界领先的AES-128 (FIPS192)位块密码加密标准。AES标准于2000年被国家标准与技术研究所(NIST)采用，取代了1977年的DES标准。ProASIC3设备有一个内置的AES解密引擎和一个基于闪存的AES密钥，使它们成为目前可用的最全面的可编程逻辑设备安全解决方案。基于aes的ProASIC3设备为公共网络(如Internet)上的远程域更新提供了高水平的保护，旨在确保有价值的IP免遭系统过度建设者、系统克隆者的控制。

arm支持的ProASIC3设备不支持用户控制的AES安全机制。由于ARM核心必须在任何时候都受到保护，因此AES加密在核心loaic上始终处于开启状态。所以比特流总是被加密的。没有用户访问加密的FlashROM编程数据安全，内置到FPGA结构。是ProASIC3家族的固有组成部分。闪存单元位于7层金属层之下，许多设备设计和布局技术已被用于使入侵攻击极为困难。ProASIC3系列，具有FlashLock和AES安全，在对侵入性和非侵入性攻击的高度抵抗方面是独一无二的。