OMAP-L138 C6000 DSP+ARM 处理器是一款基于 ARM926EJ-S 和 C674x DSP 内核的低功耗应用处理器。该处理器的功耗明显低于 TMS320C6000™ DSP 平台的其他成员。
该器件通过完全集成的混合处理器解决方案的最大灵活性，使原始设备制造商 (OEM) 和原始设计制造商 (ODM) 能够快速将具有强大操作系统、丰富用户界面和高性能处理器性能的设备推向市场。
该器件的双核架构提供了 DSP 和精简指令集计算机 (RISC) 技术的优势，结合了高性能 TMS320C674x DSP 内核和 ARM926EJ-S 内核。
ARM926EJ-S 是 32 位 RISC 处理器内核，执行 32 位或 16 位指令并处理 32 位、16 位或 8 位数据。内核使用流水线技术，因此处理器和内存系统的所有部分都可以连续运行。
ARM9 内核具有协处理器 15 (CP15)、保护模块以及带有表后备缓冲器的数据和程序存储器管理单元 (MMU)。ARM9 内核具有独立的 16 KB 指令缓存和 16 KB 数据缓存。两个缓存都与虚拟索引虚拟标签 (VIVT) 进行 4 路关联。ARM9 内核还有 8KB 的 RAM（向量表）和 64KB 的 ROM。
器件 DSP 内核使用基于 2 级缓存的架构。1 级程序缓存 (L1P) 是 32 KB 直接映射缓存，1 级数据缓存 (L1D) 是 32 KB 2 路组关联缓存。2 级程序缓存 (L2P) 包含一个 256 KB 的内存空间，在程序和数据空间之间共享。L2 内存可以配置为映射内存、缓存或两者的组合。尽管 DSP L2 可由系统中的 ARM9 和其他主机访问，但额外的 128KB RAM 共享内存可供其他主机使用，而不会影响 DSP 性能。
对于支持安全的设备，TI 的基本安全启动让用户可以保护专有知识产权并防止外部实体修改用户开发的算法。通过从基于硬件的“信任根”开始，安全启动流程确保了代码执行的已知良好起点。默认情况下，JTAG 端口被锁定以防止仿真和调试攻击；但是，可以在应用程序开发期间的安全启动过程中启用 JTAG 端口。引导模块在位于外部非易失性存储器（例如闪存或 EEPROM）中时被加密，并在安全引导期间加载时被解密和验证。加密和解密可保护用户的 IP，让他们安全地设置系统并使用已知的可信代码开始设备操作。
基本安全启动使用 SHA-1 或 SHA-256 以及 AES-128 进行启动映像验证。基本安全启动还使用 AES-128 进行启动映像加密。安全启动流程采用多层加密方案，不仅可以保护启动过程，还提供安全升级启动和应用软件代码的能力。128 位特定于设备的密码密钥，只有设备知道并使用 NIST-800-22 认证的随机数生成器生成，用于保护用户加密密钥。当需要更新时，客户使用加密密钥创建新的加密映像。然后设备可以通过外部接口（例如以太网）获取图像，并覆盖现有代码。有关支持的安全功能或 TI 的基本安全启动的更多详细信息，请参阅 .
外设集包括： 一个 10/100 Mbps 以太网媒体访问控制器 (EMAC)，带有管理数据输入/输出 (MDIO) 模块；1个USB2.0 OTG接口；一个USB1.1 OHCI接口；两个 I 2 C 总线接口；一个带有 16 个串行器和 FIFO 缓冲器的多通道音频串行端口 (McASP)；两个带 FIFO 缓冲器的多通道缓冲串行端口 (McBSP)；两个具有多个芯片选择的串行外设接口 (SPI)；一个可配置的 16 位主机端口接口 (HPI)；多达 9 组通用输入/输出 (GPIO) 引脚，每组包含 16 个具有可编程中断和事件生成模式的引脚，与其他外设复用；三个 UART 接口（每个接口带有RTS和CTS); 两个增强型高分辨率脉宽调制器 (eHRPWM) 外设；三个 32 位增强型捕捉 (eCAP) 模块外设，可配置为 3 个捕捉输入或 3 个 APWM 输出；两个外部存储器接口：异步和 SDRAM 外部存储器接口 (EMIFA)，用于较慢的存储器或外围设备；和更高速度的 DDR2/移动 DDR 控制器。
EMAC 提供了设备和网络之间的高效接口。EMAC 在半双工或全双工模式下支持 10Base-T 和 100Base-TX，或 10 Mbps 和 100 Mbps。此外，一个 MDIO 接口可用于 PHY 配置。EMAC 支持 MII 和 RMII 接口。
串行 ATA (SATA) 控制器为海量数据存储设备提供高速接口。SATA 控制器支持 SATA I (1.5 Gbps) 和 SATA II (3.0 Gbps)。
通用并行端口 (uPP) 为多种类型的数据转换器、FPGA 或其他并行设备提供高速接口。uPP 在两个通道上支持 8 到 16 位之间的可编程数据宽度。支持单数据速率和双数据速率传输以及 START、ENABLE 和 WAIT 信号，以提供对各种数据转换器的控制。
视频端口接口 (VPIF) 提供灵活的视频 I/O 端口。
丰富的外设集提供了控制外部外围设备和与外部处理器通信的能力。有关每个外设的详细信息，请参阅本文档中的相关部分和相关的外设参考指南。
该器件具有完整的 ARM9 和 DSP 开发工具。这些工具包括 C 编译器、用于简化编程和调度的 DSP 汇编优化器，以及用于查看源代码执行情况的 Windows 调试器界面。
双核 SoC
双核 SoC
375MHz 和 456MHz ARM926EJ-S RISC MPU
375 和 456MHz C674x 定点和浮点 VLIW DSP
ARM926EJ-S 内核
32 位和 16 位 (Thumb®) 指令
DSP 指令扩展
单周期 MAC
ARM Jazelle 技术
用于实时调试的嵌入式 ICE-RT
ARM9 内存架构
16KB 指令缓存
16KB 数据缓存
8KB RAM（向量表）
64KB ROM
C674x 指令集特性
C67x+ 和 C64x+ ISA 的超集
高达 3648 MIPS 和 2746 MFLOPS
字节可寻址（8、16、32 和 64 位数据）
8 位溢出保护
位域提取、设置、清除
归一化、饱和度、比特计数
紧凑型 16 位指令
C674x 两级高速缓存存储器架构
32KB L1P 程序 RAM/缓存
32KB L1D 数据 RAM/缓存
256KB 的 L2 统一映射 RAM/缓存
灵活的 RAM/缓存分区（L1 和 L2）
增强型直接内存访问控制器 3 (EDMA3)：
2 通道控制器
3 个传输控制器
64 个独立的 DMA 通道
16 个快速 DMA 通道
可编程传输突发大小
TMS320C674x 浮点 VLIW DSP 内核
混合精度 IEEE 浮点乘法支持高达：
定点乘法支持每个时钟周期的两个 32 × 32 位乘法、四个 16 × 16 位乘法或八个 8 × 8 位乘法以及复数乘法
2 SP × SP → SP 每时钟
2 SP × SP → DP 每两个时钟
2 SP × DP → DP 每三个时钟
2 DP × DP → DP 每四个时钟
支持 32 位整数、SP（IEEE 单精度/32 位）和 DP（IEEE 双精度/64 位）浮点数
每个时钟最多支持四个 SP 加法，每两个时钟支持四个 DP 加法
每个周期最多支持两个浮点（SP 或 DP）倒数近似 (RCPxP) 和平方根倒数近似 (RSQRxP) 运算
具有非对齐支持的加载-存储架构
64 个通用寄存器（32 位）
六个 ALU（32 位和 40 位）功能单元
两个乘法功能单元：
指令打包减少代码大小
所有指令有条件
模数回路操作的硬件支持
保护模式操作
异常支持错误检测和程序重定向
软件支持
德州仪器DSPBIOS
芯片支持库和DSP库
128KB RAM 共享内存
1.8V 或 3.3V LVCMOS I/O（USB 和 DDR2 接口除外）
两个外部存储器接口：
具有 256 MB 地址空间的 16 位 DDR2 SDRAM
具有 256 MB 地址空间的 16 位 mDDR SDRAM
NOR（8 位或 16 位宽数据）
NAND（8 位或 16 位宽数据）
具有 128 MB 地址空间的 16 位 SDRAM
国际电联
DDR2/移动 DDR 内存控制器，具有以下其中一项：
三个可配置的 16550 型 UART 模块：
带调制解调器控制信号
16 字节 FIFO
16x 或 13x 过采样选项
液晶控制器
两个串行外设接口 (SPI)，每个接口都有多个芯片选择
两个带有安全数据 I/O (SDIO) 接口的多媒体卡 (MMC)/安全数字 (SD) 卡接口
两个主从内部集成电路
(I 2 C Bus™)
一个具有 16 位宽复用地址和高带宽数据总线的主机端口接口 (HPI)
可编程实时单元子系统 (PRUSS)
时钟门控
单个 PSC 时钟门控域下的整个子系统
32 位加载存储 RISC 架构
每个内核 4KB 指令 RAM
每个内核 512 字节的数据 RAM
可以通过软件禁用 PRUSS 以节省电量
除了 PRU 内核的正常 R31 输出之外，每个 PRU 的寄存器 30 从子系统中导出。
两个独立的可编程实时单元 (PRU) 内核
标准电源管理机制
专用中断控制器
专用交换中心资源
具有集成 PHY (USB1) 的 USB 1.1 OHCI（主机）
带有集成 PHY (USB0) 的 USB 2.0 OTG 端口
USB 2.0 高速和全速客户端
USB 2.0 高速、全速和低速主机
终点 0（控制）
端点 1、2、3 和 4（控制、批量、中断或 ISOC）RX 和 TX
一个多声道音频串行端口 (McASP)：
两个时钟区和 16 个串行数据引脚
支持 TDM、I2S 和类似格式
具备 DIT 能力
用于发送和接收的 FIFO 缓冲器
两个多通道缓冲串行端口 (McBSP)：
支持 TDM、I2S 和类似格式
AC97 音频编解码器接口
电信接口（ST-Bus、H100）
128 通道 TDM
用于发送和接收的 FIFO 缓冲器
10/100 Mbps 以太网 MAC (EMAC)：
符合 IEEE 802.3
MII 媒体独立接口
RMII 简化的媒体独立接口
管理数据 I/O (MDIO) 模块
视频端口接口 (VPIF)：
两个 8 位 SD (BT.656)、单个 16 位或单个原始（8 位、10 位和 12 位）视频捕获通道
两个 8 位 SD (BT.656)、单个 16 位视频显示通道
通用并行端口 (uPP)：
FPGA 和数据转换器的高速并行接口
两个通道的数据宽度均为 8 至 16 位（含）
单数据速率或双数据速率传输
支持带有 START、ENABLE 和 WAIT 控件的多个接口
串行 ATA (SATA) 控制器：
支持 SATA I (1.5 Gbps) 和 SATA II
(3.0 Gbps)
支持所有 SATA 电源管理功能
硬件辅助本机命令队列 (NCQ)，最多可容纳 32 个条目
支持端口倍增器和基于命令的交换
具有 32kHz 振荡器和独立电源轨的实时时钟 (RTC)
三个 64 位通用定时器（每个都可配置为两个 32 位定时器）
一个 64 位通用或看门狗定时器（可配置为两个 32 位通用定时器）
两个增强型高分辨率脉宽调制器 (eHRPWM)：
具有周期和频率控制的专用 16 位时基计数器
6 个单边沿输出、6 个双边沿对称输出或 3 个双边沿非对称输出
死区生成
高频载波PWM斩波
跳闸区输入
三个 32 位增强型捕捉 (eCAP) 模块：
可配置为 3 个捕捉输入或 3 个辅助脉宽调制器 (APWM) 输出
最多四个事件时间戳的单次捕获
套餐：
361 球无铅塑料球栅阵列 (PBGA) [ZCE 后缀]，0.65 毫米球距
361 焊球无铅 PBGA [ZWT 后缀]，
0.80 毫米焊球间距
商业、扩展或工业温度