LMK03318器件是一种超低噪声PLLATINUM™时钟发生器,具有一个分数N频率合成器,具有集成的VCO,灵活的时钟分配和扇出功能,并且引脚可选的配置状态存储在片上EEPROM中。该器件可以为各种多千兆位串行接口和数字设备生成多个时钟,从而通过更换多个振荡器和时钟分配设备来降低BOM成本和电路板面积并提高可靠性。超低抖动降低了高速串行链路中的误码率(BER)。
对于PLL,可以选择差分时钟,单端时钟或晶体输入作为参考时钟。所选参考输入可用于将VCO频率锁定为参考输入频率的整数倍或分数倍。VCO频率可以在4.8 GHz和5.4 GHz之间调整。PLL可根据应用需求灵活选择预定义或用户定义的环路带宽。PLL具有后分频器,可以在2、3、4、5、6、7或8分频之间选择。
所有输出通道都可以从PLL中选择分频后的VCO时钟作为输出分频器的源,以设置最终输出频率。一些输出通道还可以独立选择PLL的参考输入,作为旁路到相应输出缓冲器的替代源。8位输出分频器支持1到256(偶数或奇数)分频范围,高达1 GHz的输出频率以及输出相位同步功能。
所有输出对都是具有可编程摆幅的以地为参考的CML驱动器,可以与具有AC耦合功能的LVDS,LVPECL或CML接收器接口。所有输出对也可以独立配置为HCSL输出或2×1.8V LVCMOS输出。与参考电压的驱动器设计(例如传统LVDS和LVPECL驱动器)相比,这些输出在1.8 V电压下具有更低的功耗,更高的性能和电源噪声抗扰性以及更低的EMI。通过STATUS引脚可以获得两个额外的3.3V LVCMOS输出。在需要3.3V LVCMOS输出且不需要设备状态信号的情况下,这是一项可选功能。
该器件具有片上可编程EEPROM或预定义ROM存储器的自启动功能,可通过引脚控制选择多种自定义设备模式,而无需进行串行编程。器件寄存器和片上EEPROM设置可通过与I 2 C兼容的串行接口进行完全编程。器件的从机地址可在EEPROM中编程,并且LSB可以通过三态引脚设置。
该器件提供了两种无干扰操作的频率裕度选项,以支持系统设计验证测试(DVT),例如标准合规性和系统时序裕度测试。通过在内部晶体振荡器(XO)上使用低成本可拉晶,并选择该输入作为PLL合成器的参考,可以支持精细的频率裕度(以ppm为单位)。频率裕度范围由晶体的修整灵敏度和片上变容二极管范围决定。XO频率裕度可通过引脚或I 2 C控制进行控制,以易于使用和高度灵活性。通过I 2更改输出分频值,可在任何输出通道上使用粗频裕度(以%为单位)C接口,当分频器更改时,该接口同步停止并重新启动输出时钟,以防止出现毛刺或欠幅脉冲。
内部功率调节可提供出色的电源噪声抑制(PSNR),从而降低了功率传输网络的成本和复杂性。模拟和数字内核模块采用3.3V±5%的电源供电,输出模块采用1.8V,2.5V或3.3V±5%的电源供电。
超低噪声,高性能
抖动:典型值100-fs RMS,F OUT > 100 MHz
PSNR:–80 dBc,稳定的电源噪声抗扰度
灵活的设备选项
多达8个AC-LVPECL,AC-LVDS,AC-CML,HCSL或LVCMOS输出或任意组合
引脚模式,I 2 C模式,EEPROM模式
71引脚可选的预编程默认启动选项
具有自动或手动选择功能的双路输入
晶振输入:10至52 MHz
外部输入:1至300 MHz
频率余量选项
使用低成本可拉式晶体基准的精细频率裕度
使用输出分频器的无毛刺粗频裕度(%)
其他特性
电源:3.3V内核,1.8V,2.5V或3.3V输出电源
工业温度范围(–40ºC至85ºC)