AM5K2E0x 是一款基于 TI KeyStone II 多核 SoC 架构的高性能器件，集成了性能最优化的 Cortex-A15 处理器双核或四核 CorePac，可以以高达 1.4 GHz 的内核速度运行。TI 的 AM5K2E0x 器件为企业级网络终端设备、数据中心网络、航空电子和国防、医学成像、测试和自动化等广泛应用的开发人员提供了一个高性能、低功耗且易于使用的平台。
TI 的 KeyStone II 架构提供了一个集成各种子系统（例如 ARM CorePac（Cortex-A15 处理器四核 CorePac）、网络处理的可编程平台，并使用基于队列的通信系统，使设备资源能够高效无缝地运行。这独特的设备架构还包括一个 TeraNet 交换机，可实现从可编程内核到高速 IO 的各种系统元素的广泛组合，使每个元素都能以最高效率运行而不会发生阻塞或停顿。
AM5K2E0x KeyStone II 器件集成了大量片上存储器。Cortex-A15 处理器内核每个都有 32KB 的 L1Data 和 32KB 的 L1 指令缓存。ARM CorePac 中最多四个 Cortex A15 内核共享一个 4MB L2 缓存。该器件还集成了 2MB 的多核共享内存 (MSMC)，可用作共享 L3 SRAM。所有 L2 和 MSMC 存储器都包含错误检测和错误纠正。为了快速访问外部存储器，该器件包括一个运行速度为 1600 MTPS 的 64 位 DDR-3（支持 ECC 的 72 位）外部存储器接口 (EMIF)。
该器件使开发人员能够使用各种开发和调试工具，包括 GNU GCC、GDB、开源 Linux、基于 Eclipse 的调试环境，支持使用各种 Eclipse 插件（包括 TI 行业领先的 IDE Code Composer Studio）进行内核和用户空间调试
ARM ®的Cortex ® -A15 MPCore的™CorePac
多达四个 ARM Cortex-A15 处理器内核，
频率高达 1.4-GHz
所有 Cortex-
A15 处理器内核共享的 4MB L2 高速缓存内存
ARMv7-A架构
指令集的完整实现
每个内核 32KB L1 指令和数据缓存
AMBA 4.0 AXI 一致性扩展 (ACE)
主端口，连接到 MSMC（多核
共享内存控制器）以实现
对 SRAM 和 DDR3 的低延迟访问
多核共享内存控制器 (MSMC)
用于 ARM CorePac 的 2 MB SRAM 存储器
SRAM 和
DDR3_EMIF 的内存保护单元
多核导航器
带有队列
管理器的8k 多用途硬件队列
一种用于零
开销传输的基于数据包的 DMA 引擎
网络协处理器
8 个带线速交换的 SGMII 端口
IEEE1588 v2（附附件D/E/F）支持
来自核心的8 Gbps 总入口/出口以太网带宽
音频/视频桥接 (802.1Qav/D6.0)
服务质量
DSCP 优先级映射
IPSec、SRTP、3GPP 和 WiMAX 空中
接口以及 SSL/TLS 安全
ECB、CBC、CTR、F8、A5/3、CCM、GCM、
HMAC、CMAC、GMAC、AES、DES、3DES、
Kasumi、SNOW 3G、SHA-1、SHA-2（256 位
哈希）、MD5
高达 6.4 Gbps IPSec 和 3 Gbps 空中
加密
传输平面 IPsec、GTP-U、SCTP、
PDCP
L2 用户平面 PDCP（RoHC，空中加密）
1 Gbps 线速吞吐量，
每秒1.5 MPackets
数据包加速器支持
安全加速器引擎支持
以太网子系统
外设
支持 1024 个 DS0
支持 2 个通道，
每通道 32.768/16.3848.192 Mbps
两个具有
线速交换和 MACSEC 支持的SGMII/XFI 端口
IEEE1588 v2（附附件D/E/F）支持
支持与其他 KeyStone 架构
设备的连接，提供资源
可扩展性
支持高达 50 GBaud
每个控制器两条通道
支持高达 5 GBaud
两个 PCIe Gen2 控制器，支持
一个超链接
10 Gb 以太网 (10 GbE) 交换机子系统
一个 72 位 DDR3/DDR3L 接口，
在 DDR3 模式下速度高达1600 MTPS
EMIF16 接口
两个 USB 2.0/3.0 控制器
USIM接口
两个 UART 接口
三个 I 2 C 接口
32 个 GPIO 引脚
三个 SPI 接口
一个 TSIP
系统资源
三个片上 PLL
SmartReflex 自动电压调节
信号量模块
12 个 64 位定时器
五个增强型直接内存访问 (EDMA)
模块
商用外壳温度：
0°C 至 85°C
扩展外壳温度：
–40°C 至 100°C